Family list
2 family member for:
JP7297404
Derived from 1 application.

1 MANUFACTURE OF THIN FILM TRANSISTOR
Publication info: JP3406681B2 B2 - 2003-05-12
JP7297404 A - 1995-11-10

Data supplied from the esp@cenet database - Worldwide

MANUFACTURE OF THIN FILM TRANSISTOR

Patent number:

JP7297404

Publication date:

1995-11-10

Inventor:

FUKUDA KAICHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:
- international:

G02F1/136; H01L21/31; H01L21/336; H01L29/786;

G02F1/13; H01L21/02; H01L29/66; (IPC1-7):

H01L29/786; G02F1/136; H01L21/31


- european:

Application number: JP19940084223 19940422 Priority number(s): JP19940084223 19940422

Report a data error here

Abstract of JP7297404

PURPOSE:To make etching rate of a channel protective film faster than that of a gate insulating layer by adjusting the product of the gas pressure at the time of forming a channel protective film and the interval between discharge electrodes to a specific multiple of the product of the gas pressure at the time of forming the gate insulating layer and the interval between discharge electrodes. CONSTITUTION: When the SiNX film 7 of a gate insulating layer 4 is formed, the gaspressure Pg and interval Dg between discharge electrodes are respectively adjusted to 3.5Torr and 14mm and, when the SiN film of a channel protective layer 6 is formed, the gas pressure Pc and interval Do between electrodes are respectively adjusted to 2.5Torr and 14mm. Thus the product (PcXDc=60Torr.mm) of the gas pressure Pc and interval Dc at the time of forming the SiN film of the channel protective layer 6 is made about 1.2 times (1.1-6 times) larger than that (PgXDg=49Torr.mm) of the gas pressure Pg and interval Dg at the time of forming the SiN film of the gate insulating layer 4. From the relation between the product of the gas pressure and interval of discharge electrodes, the etching rate of the SiNX film 7 can be made faster than that of the SiNX film 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-297404

(43)公開日 平成7年(1995)11月10日

(51) Int. Cl. 6 HO1L 29/786	識別記号	FI	
G02F 1/136 H01L 21/31	500		
	9056-4M	H01L 29/78 311 N	•
		21/31 C 審査請求 未請求 請求項の数2 O	L (全8頁)
(21) 出願番号	特願平6-84223	(71)出願人 000003078 株式会社東芝	
(22) 出顧日	平成6年(1994)4月22日	神奈川県川崎市幸区堀川町72番地 (72)発明者 福田 加一 神奈川県横浜市磯子区新杉田町8番地 株	
		式会社東芝横浜事業所内 (74)代理人 弁理士 大胡 典夫	
<u>.</u>			. •


(54) 【発明の名称】薄膜トランジスタの製造方法

(57) 【要約】

【目的】 プラズマCVD法により同一反応室でゲート 絶縁層、このゲート絶縁層と同一組成のチャネル保護層 を成膜しても、十分なエッチング選択性をもたせること を目的とする。

【構成】 プラズマCVD法によりゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、そのゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pc と放電電極間隔Dc との積Pc・Dc をゲート絶縁層を成膜するときのガス圧力Pg と放電電極間隔Dg との積Pg・Dg の1. 1倍ないし6倍にした。

【効果】 生産性を向上させることができる。



3: 平105-ト北線月 4: 平205-1北線月 5: 作品電シリコン製 6: チャキル保護屋 10

【特許請求の範囲】

【請求項1】 プラズマCVD法によりゲート絶縁層、 半導体活性層および上記ゲート絶縁層と同一成分のチャ ネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、上記チャネル保護層を成膜するときのガス圧力Pc と放電電極間隔Dc との積Pc・Dc を上記ゲート絶縁層を成膜するときのガス圧力Pg と放電電極間隔Dg との積Pg・Dg の1.1倍ないし6倍にしたことを特徴とする薄膜トランジスタの製造方法。

【請求項2】 プラズマCVD法によりゲート絶縁層、 半導体活性層および上記ゲート絶縁層と同一成分のチャ ネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、上記チャネル保護層を成膜するときのガス圧力Pcを上記ゲート絶縁層を成膜するときのガス圧力Pgよりも0.05Torrないし4Torr高くしたことを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、アクティブマトリックス型液晶表示素子のスイッチング素子などに用いられる薄膜トランジスタの製造方法に関する。

[0002]

【従来の技術】液晶を用いた表示素子は、テレビ表示や グラフィックディスプレイなどを指向した大容量、高密 30 度化の点から、たとえばラピングによる配向処理が施さ れた2枚の基板を、配向方向が互いに90°をなすよう に平行に対向配置し、この対向基板間にネマチックタイ プの液晶組成物を挟持させた、いわゆるツイストネマチ ック型(TN型)のアクティブマトリックス型液晶表示 索子が注目されている。このアクティブマトリックス型 液晶表示素子では、クロストークのない高コントラスト の表示が得られるように各画素の駆動および制御を半導 体スイッチング素子でおこなう方式が採用されている。 その半導体スイッチング素子としては、透過型の表示が 40 可能であり、また大面積化が容易であるなどの理由か ら、透明絶縁基板上に形成された非晶質シリコン(a-Si)系の薄膜トランジスタ(TFT)が用いられてい る。しかもこのa-Si系のTFTには、半導体活性層 であるa-Si膜を挟んで、下層にゲート電極、上層に ソース電極およびドレイン電極の配置された逆スタガー ド構造が多く用いられている。

【0003】この逆スタガード構造 a - Si 系のTFT として、ゲート絶縁層である窒化シリコン (Si N.) 膜上に順次半導体活性層である a - Si 膜、チャネル保 50

護層であるSi N. 膜、低抵抗半導体層である燐(P) ドープa-Si 膜を積層し、これらゲート絶縁層のSi N 膜、a-Si 膜、チャネル保護層のSi N 膜、P ドープa-Si 膜を挟んで、下層にゲート電極、上層に ソース電極およびドレイン電極の配置されたa-Si 系 のTFTがある。

【0004】このa-Si系のTFTのゲート絶縁層のSiN膜、a-Si膜、チャネル保護層のSiN,膜、Pドープa-Si膜は、従来、一度に6~8枚のガラス絶縁基板をトレイに搭載し、このトレイを搬送して連続処理するインライン式プラズマCVD装置により成膜されている。

[0005]

【発明が解決しようとする課題】上記のように、アクテ ィプマトリックス型液晶表示素子は、半導体スイッチン グ案子としてa-Si 系のTFTが用いられている。従 来、このa-Si系のTFTのゲート絶縁層のSiNi 膜、a-Si膜、チャネル保護層のSiNړ 膜、Pドー プa-Si 膜などは、一度に6~8枚のガラス絶縁基板 を搭載したトレイを搬送して連続処理するインライン式 プラズマCVD装置により形成されている。しかしこの インライン式プラズマCVD装置は、量産性にはすぐれ ているが、装置が巨大で大きな設置スペースが必要であ る。また搬送トレイにも膜が付着し、この付着膜が剥が れてパーティクルの原因となり、歩留が低下する。さら に装置内壁に付着した膜の剥がれを防止するために、定 期的に装置の稼働を停止して冷却し、クリーニングをお こなう必要がある。そのため、装置の稼働率が低いなど の問題がある。

【0006】ところで、半導体素子製造の分野では、トレイを用いることなく基板のみを搬送して、一つの反応室で1枚づつ基板を処理する枚葉プロセスが主流となっている。通常この枚葉プロセスでは、成膜とプラズマエッチングによる反応室のクリーニングとを交互に周期的におこなっている。

【0007】そこで、近年、大型ガラス絶縁基板を用いるa-Si系のTFTの製造に、この枚葉プロセスを導入する開発が進められている。この枚葉プロセスでは、その処理装置(枚葉式プラズマCVD装置)を小型化でき、設置スペースを小さくすることが可能である。またトレイを用いることなく基板のみを搬送するので、パーティクルの発生を抑制できる。さらにプラズマエッチングにより反応室をクリーニングすることにより、パーティクルを低減できるばかりでなく、装置の稼働率の大幅な向上が見込まれる。

【0008】ところで、このような枚葉式プラズマCVD装置の生産能力をインライン式プラズマCVD装置と同等以上にするためには、成膜速度をインライン式プラズマCVD装置での成膜速度の10倍以上とし、かつ順次積層する異なる種類の薄膜を同一反応室で連続的に成

膜することが要求される。たとえば上記TFTのゲート 絶縁層のSi N、膜、a-Si 膜、チャネル保護層のS i N、膜を同一反応室で成膜することが必要である。

【0009】通常インライン式プラズマCVD装置では、異なる種類の薄膜は、それぞれ異なる反応室で成膜する。そのため、ガラス絶縁基板の温度は、各薄膜に応じた温度に独立に制御することが可能できる。

【0010】一方、チャネル保護層は、そのSi N 膜 を成膜したのち、フォトリソグラフィにより弗酸(H F) 溶液を用いてエッチング加工するので、同一成分か 10 らなるゲート絶縁層のSi Nr 膜をエッチングしないよ うに、十分なエッチング選択性をもたせることが必要で ある。このようなエッチング選択性をもたせるために、 従来のインライン式プラズマCVD装置では、チャネル 保護層のSi N. 膜を成膜するときのガラス絶縁基板の 温度を、ゲート絶縁層のSi N. 膜を成膜するときのガ ラス絶縁基板の温度よりも50℃程度低くして、速いエ ッチング速度でチャネル保護層を加工するようにしてい る。しかし枚葉式プラズマCVD装置により、同一反応 室でゲート絶縁層のSi N, 膜、a-Si 膜、チャネル 保護層のSi N, 膜を連続的に成膜するときは、上記イ ンライン式プラズマCVD装置で成膜するように、ガラ ス絶縁基板の温度を変えると、生産性が低下する。した がって一定の温度でゲート絶縁層のSi Nr 膜、a-S i 膜、チャネル保護層のSiN、膜を成膜しなければな らない。

【0011】この発明は、上記問題点に鑑みてなされたものであり、プラズマCVD法により同一反応室でゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を成膜しても、チャネル保護層のエッ 30チング加工に対して、十分なエッチング選択性をもたせることができるTFTの製造方法を得ることを目的とする。

[0012]

【課題を解決するための手段】プラズマCVD法によりゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、ゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pcと放電電極間隔Dcとの積Pc・Dcをゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pg・Dgの1.1倍ないし6倍にした。

【0013】また、チャネル保護層を成膜するときのガス圧力Pc をゲート絶縁層を成膜するときのガス圧力Pg よりも0.05Torrないし4Torr高くした。

[0014]

【作用】上記のように、チャネル保護層を成膜するときのガス圧力Pc と放電電極間隔Dc との積Pc ・Dc をゲート絶縁層を成膜するときのガス圧力Pg と放電電極 50

間隔Dg との積Pg ・Dg の1. 1倍ないし6倍するか、または、チャネル保護層を成膜するときのガス圧力Pc をゲート絶縁層を成膜するときのガス圧力Pgよりも0. 05Torrないし4Torr高くすると、フォトリソグラフィ法により、チャネル保護層をエッチング加工するときのエッチング速度をゲート絶縁層のエッチング速度よりも速くすることができる。それにより、チャネル保護層をエッチング加工するとき、ゲート絶縁層のエッチングを抑制することができ、十分にエッチングの選択性をもたせることができる。

[0015]

【実施例】以下、図面を参照してこの発明を実施例に基 づいて説明する。

【0016】図1にその一実施例に係るアクティブマト リックス型液晶表示素子のスイッチング素子として用い られるTFTを示す。このTFTは、ガラス絶縁基板1 の一主面上に形成されたモリプデン-タンタル (Mo -Ta) からなる所定形状のゲート電極2と、このゲート 電極2を覆うようにガラス絶縁基板1上に形成された膜 厚0. 3 μm の酸化シリコン (Si O₁) 膜からなる第 1のゲート絶縁層3と、上記ゲート電極2に対応してこ のゲート絶縁膜3上に形成された膜厚0.05μmのS i N. 膜4からなる所定形状の第2のゲート絶縁層と、 このSi N₁ 膜4上に形成された膜厚0. 05 μm の a -Si 膜5からなる所定形状の半導体活性層と、この a - Si 膜 5 上に形成された膜厚 0. 3 μm の Si N₁ 膜 からなる所定形状のチャネル保護層6と、このチャネル 保護層6および上記a-Si膜5上に形成された膜厚 0. 05 μm のPドープa-Si 膜7からなる所定形状 の低抵抗半導体層と、このPドープa-Si 膜7上のソ ース領域およびドレイン領域にそれぞれ形成されたクロ ム(Cr) またはアルミニウム(Al) からなるソース 電極8およびドレイン電極9と、上記チャネル領域のチ ャネル保護層6、ソース電極8およびドレイン電極9を 覆うSi N, 膜からなる絶縁保護膜10とから構成され ている。そのソース電極8は、ゲート絶縁膜3上に積層 形成されたITO (Indium Tin Oxide) からなる画素電 極11に接続されている。

【0017】このTFTの製造は、図2(a)に示すように、まずガラス絶縁基板1の一主面上にスパッター法によりMo -Ta からなる金属膜を成膜し、フォトリソグラフィ法によりエッチングして、所定形状のゲート電極2に加工する。つぎにこのゲート電極2の形成されたガラス絶縁基板1を400℃に加熱し、常圧熱CVD法により上記ゲート電極2を覆うようにガラス絶縁基板1上に膜厚0.3μmのSi O₁膜からなる第1のゲート絶縁膜3を成膜する。

【0018】つぎに、後述する枚葉式プラズマCVD装置により、図2(b)に示すように、上記ゲート絶縁膜3などの形成されたガラス絶縁基板1を350℃に加熱

【0019】つぎに、たとえば枚葉式プラズマCVD装 10 置により、上記チャネル保護層6の形成されたガラス絶縁基板1に膜厚0.05μmのPドープα-Si膜7を成膜する。そしてフォトリソグラフィ法によりエッチングして、このPドープα-Si膜7を所定形状の低抵抗半導体層に加工するとともに、その下層のα-Si膜5およびSiNi膜4をそれぞれ所定形状の半導体活性層、ゲート絶縁層に加工する。つぎにこのガラス絶縁基板1にスパッター法によりITOからなる透明導電膜を成膜し、フォトリソグラフィ法によりこの透明導電膜をエッチングして、ゲート絶縁膜3上の所定位置に画素電 20 極11に加工する。

【0020】つぎに上記画素電極11などの形成された ガラス絶縁基板1上に、スパッター法によりCr または Al などからなる金属膜を成膜する。そしてこの金属膜 をフォトリソグラフィ法によりエッチングして、図2 (d) に示すように、ソース領域に画素電極10に接続 されたソース電極8を形成するとともに、ドレイン領域 にドレイン電極9を形成する。その後、フォトリソグラ フィ法により、このソース電極8およびドレイン電極9 をマスクとして、これら電極8,9間のチャネル領域に 30 あるPドープa-Si 膜7を、図2(e)に示すように エッチングにより除去する。その後、上記ソース電極7 およびドレイン電極8の形成されたガラス絶縁基板1上 に、プラズマCVD法により膜厚0.3μm のSi N 膜を成膜し、このSi Nr 膜をフォトリソグラフィ法に よりエッチングして、図1に示したように、ソース電極 7、ドレイン電極8およびこれら電極7,8間のチャネ ル保護層6を覆う絶縁保護膜を成膜する。

【0021】図3に、上記第2のゲート絶縁層のSiN、膜、半導体活性層のa-Si膜およびチャネル保護層のSiN、膜の成膜に用いられる枚葉式プラズマCVD装置の一例を示す。この枚葉式プラズマCVD装置は、中央にガラス絶縁基板を搬送する搬送機構が設けられた真空の共通室13を備え、この共通室13を取囲むように、その周囲に4つの反応室14~17と1つの加熱室18と2つの搬出入室19、20とが配置されたてい

る。その各反応室14~17内には、図4に示すように、高周波電源22に接続された高周波電極23およびこの高周波電極23と対向する接地電極24が配置されている。この接地電極24は、昇降機構25により高周波電極23に対して接離可能となっている。ガラス絶縁基板1は、この接地電極24の高周波電極23との対向面に固定される。またこの接地電極24には、固定されたガラス絶縁基板1を所定温度に加熱するヒーター26が設けられている。また各反応室14~16には、シラン(SiH,)、水素(H,)、アンモニヤ(N

H,)、窒素(N,)、フォスフィン(PH,)、弗化窒素(NF,)、アルゴン(Ar)などの成膜またはクリーニング用ガスを供給するガス供給装置2、および各反応室14~17内を排気するためのルーツブロワーポンプおよびドライボンブからなる排気装置28が付設されている。一方、共通室13、加熱室18および搬出入室19,20には、それぞれN ガスを供給するガス供給装置および排気装置が付設されている。

【0022】この枚葉式プラズマCVD装置による第2のゲート絶縁層のSi Nr 膜、a-Si 膜およびチャネル保護層のSi Nr 膜の成膜は、ガラス絶縁基板をいずれか一方の搬出入室19または20に搬入し、共通室13を介して加熱室18に搬送して加熱する。約30分加熱したのち、再び共通室13を介して、たとえば反応室14に搬送する。そしてこの反応室14の対向電極24上でガラス絶縁基板を330℃に加熱し、プラズマCVD法により順次膜厚0.05 μ mのSi Nr 膜(第2のゲート絶縁層)、膜厚0.05 μ mのa-Si 膜および0.3 μ mのSi Nr 膜(チャネル保護層)を積層成膜することによりおこなわれる。

【0023】この場合、同一成分の第2のゲート絶縁層のSiNr 膜およびチャネル保護層のSiNr 膜は、それぞれ表1に示す成膜条件で成膜する。特にゲート絶縁層のSiNr 膜をガス圧力Pg3.5Torr、高周波電極と接地電極との間隔(放電電極間隔)Dg14mmで成膜するのに対し、チャネル保護層のSiN 膜をガス圧力Pc2.5Torr、放電電極間隔Dc14mmで成膜し、

 $Pg \cdot Dg = 49 Torr \cdot mm$

 $Pc \cdot Dc = 60 Torr \cdot mm$

と、チャネル保護層の $Si\ N$ 膜を成膜するときのガス 圧力Pc と放電電極間隔Dc との積Pc ・Dc がゲート 絶縁層の $Si\ N_i$ 膜をを成膜するときのガス圧力Pg と 放電電極間隔Dg との積Pg ・Dg の約1. 2 倍として いる。

【表1】

【0024】なお、上記Si Nr 膜(第2のゲート絶縁層)、a-Si 膜およびSi Nr 膜(チャネル保護層)の成膜されたガラス絶縁基板は、共通室12を経て、いずれか一方の搬出入室18または19から搬出される。【0025】また、上記枚葉式プラズマCVD装置では、他の反応室15~17も、反応室14と同様に第2のゲート絶縁層のSi Nr 膜、a-Si 膜およびチャネル保護層のSi Nr 膜を並列的に成膜する。

【0026】ところで、上記のようにガラス絶縁基板1 の温度を一定にして、ゲート絶縁層のSi N 膜4と同 一成分のチャネル保護層のSi N, 膜7とを成膜すると き、チャネル保護層のSiN、膜7を成膜するときのガ ス圧力Pc と放電電極間隔Dc との積Pc ・Dc を、第 2のゲート絶縁層のSi N, 膜4を成膜するときのガス 圧力Pg と放電電極間隔Dg との積Pg・Dg よりも大 きくして成膜すると、図5にSi N、膜を成膜するとき のガス圧力Pと放電電極間隔Dとの積P・Dとエッチン グ速度との関係を示すように、フォトリソグラフィ法に よるSi N, 膜7のエッチング速度をSi N, 膜4のエ ッチング速度よりも十分に大きくすることができる。し 40 たがって上記のように成膜したのち、フォトリソグラフ ィ法によりSi N. 膜?をHFを主成分とするエッチン グ溶液によりエッチングしても、Si Nr 膜4のエッチ ングを抑制して、所要のチャネル保護層に加工すること ができる。

【0027】なお、上記実施例では、チャネル保護層の Si N 膜7を成膜するときのガス圧力Pc と放電電極 間隔Dc との積Pc ・Dc を、第2のゲート絶縁層のS i Nr 膜4を成膜するときのガス圧力Pg と放電電極間 隔Dg との積Pg ・Dg の約1. 2倍としたが、このP 50 c · Dc とPg · Dg との関係は、Pc · Dc をPg・Dg の1. 1倍ないし6倍の範囲にすることにより、その結果得られるエッチング速度差により、フォトリソグラフィ法によりSi N 膜7をエッチングするとき、Si N 膜4のエッチングを抑制して、所要のチャネル保護層に加工することができる。

【0028】つぎに他の実施例について説明する。

【0029】上記実施例では、枚葉式プラズマCVD装 置により所定温度に加熱されたガラス絶縁基板にチャネ ル保護層のSi N, 膜を成膜するときのガス圧力Pc と 放電電極間隔Dc との積Pg · Dg を、第2のゲート絶 緑層のSiN 膜を成膜するときのガス圧力Pg と放電 電極間隔Dg との積Pg ・Dg よりも大きくして、同一 温度で成膜したが、これらチャネル保護層のSi N, 膜 および第2のゲート絶縁層のSi N, 膜は、表2に示す ように、ゲート絶縁層のSiN、膜を成膜するときの放 電電極間隔Dg およびチャネル保護層のSi N. 膜を成 膜するときの放電電極間隔Dc をともに24mと一定に し、ゲート絶縁層のSi N. 膜を成膜するときのガス圧 カPg を1. 5Torr、チャネル保護層のSi N, 膜を成 膜するときのガス圧力 Pc を 2. 5 Torrと大きくするだ けでも、チャネル保護層のSiN,膜のエッチング速度 を第2のゲート絶縁層のSi Nr 膜のエッチング速度よ りも大きくすることができ、成膜後、フォトリソグラフ ィ法によりチャネル保護層のSi N. 膜7をエッチング するとき、第2のゲート絶縁層のSi N. 膜のエッチン グを抑制して、所要のチャネル保護層に加工することが できる。

[0030]

【表2】

	ゲート絶縁層	チャネル保護層
ガス流量 Si H (scem) NH N	400 2000 3000	400 2000 3000
ガス圧力 (Torr)	1. 5	2. 5
放電電力 (F)	1500	1500
放電電極間隔 (mm)	2 4	2 4

【0031】なお、上記実施例では、 Pc - Pg = 2. 5 Torr - 1. 5 Torr = 1 Torr

と、チャネル保護層のSi N, 膜を成膜するときのガス 圧力Pc を第2のゲート絶縁層のSi N, 膜を成膜する ときのガス圧力Pg よりも1Torr高くしたが、このSi N, 膜を成膜するときのガス圧力とエッチング速度と は、図6に示す関係にあり、チャネル保護層のSi N, 膜を成膜するときのガス圧力Pc を第2のゲート絶縁層 のSi N, 膜を成膜するときのガス圧力Pg よりも0. 05Torrないし4Torr高くすることにより、その結果得 られるエッチング速度により、フォトリソグラフィ法に よりチャネル保護層のSi N, 膜7をエッチングすると き、第2のゲート絶縁層のSi N, 膜のエッチングを抑 制して、所要のチャネル保護層に加工することができ る。

【0032】なお、上記各実施例では、アクティブマトリツクス型液晶表示素子のTFTについて説明したが、この発明は、a-Si系の密着センサーにも適用可能である。

[0033]

【発明の効果】プラズマCVD法によりゲート絶縁層、 半導体活性層、ゲート絶縁層と同一成分のチャネル保護 層を順次積層成膜する薄膜トランジスタの製造方法において、チャネル保護層を成膜するときのガス圧力Pcと 放電電極間隔Dcとの積Pc・Dcをゲート絶縁層を成 膜するときのガス圧力Pgと放電電極間隔Dgとの積P g・Dgの1.1倍ないし6倍するか、または、チャネ ル保護層を成膜するときのガス圧力Pcをゲート絶縁層 を成膜するときのガス圧力Pgよりも0.05Torrない し4Torr高くすると、フォトリソグラフィ法により、チ50

20 ャネル保護層をエッチング加工するときのエッチング速度をゲート絶縁層のそれよりも速くすることができる。それにより、チャネル保護層をエッチング加工するとき、ゲート絶縁層のエッチングを抑制して、十分にエッチングの選択性を確保することができる。したがって上記のようにすることにより、ゲート絶縁層、半導体活性層、ゲート絶縁層と同一成分のチャネル保護層を同一反応室で成膜しても、所要の薄膜トランジスタを製造することができ、その生産性を向上させることができる。

【図面の簡単な説明】

(図1) この発明の一実施例に係るアクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの構成を示す図である。

【図2】図2(a)ないし(e)はそれぞれ上記薄膜トランジスタの製造方法を説明するための図である。

【図3】この発明の一実施例に係る枚葉式プラズマCV D装置の構成を示す図である。

【図4】上記枚葉式プラズマCVD装置の反応室の構成を示す図である。

【図5】プラズマCVD法により窒化シリコン膜を成膜40 するときのガス圧力と電極間隔との積とエッチング速度との関係を示す図である。

【図6】プラズマCVD法により窒化シリコン膜を成膜 するときのガス圧力とエッチング速度との関係を示す図 である。

【符号の説明】

- 1…ガラス絶縁基板
- 2…ゲート電極
- 3…第1のゲート絶縁膜
- 4…第2のゲート絶縁膜
-) 5…非晶質シリコン膜(半導体活性層)

6…チャネル保護層

7…燐ドープ非晶質シリコン膜(低抵抗半導体膜)

11

8…ソース電極

9…トレイン電極

10…絶縁保護膜

11…画素電極


【図1】

3:\$105-}此琢席 4:\$205-}此琢席


5:作品質シリコン膜

6:チャネル保護層。


[図3]





【図2】



【図4】







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.